Étude du parallélisme d'instructions - Inria - Institut national de recherche en sciences et technologies du numérique Access content directly
Master Thesis Year : 1994

Étude du parallélisme d'instructions

Erven Rohou

Abstract

La recherche en informatique attache aujourd'hui un grand intérêt au parallélisme pour accroître les performances des ordinateurs. La synthèse bibliographique s'intéresse plus particulièrement au parallélisme d'instructions. Après avoir présenté quelques architectures classiques de processeurs, elle dresse un état de l'art des principales techniques logicielles et matérielles utilisées pour étudier, exploiter et accroître significativement le degré de parallélisme d'instructions d'un programme. La deuxième partie présente ensuite le travail réalisé au cours du stage. Quelques précisions sur les aléas sont apportées puis le développement d'un simulateur de processeur superscalaire est exposé. Ce simulateur a permis de comparer plusieurs structures de pipelines et d'étudier l'impact de différents paramètres comme la prédiction de branchement, le temps d'accès à la mémoire, etc. Les résultats et les conclusions qui en découlent sont présentés dans le dernier chapitre.
Fichier principal
Vignette du fichier
Rohou-DEA.pdf (459.51 Ko) Télécharger le fichier
Origin : Files produced by the author(s)
Loading...

Dates and versions

hal-02193353 , version 1 (24-07-2019)

Identifiers

  • HAL Id : hal-02193353 , version 1

Cite

Erven Rohou. Étude du parallélisme d'instructions : Étude bibliographique et Rapport de stage. Autre [cs.OH]. 1994. ⟨hal-02193353⟩
21 View
132 Download

Share

Gmail Facebook Twitter LinkedIn More