Plateforme matérielle–logicielle à bas coût pour l'émulation de fautes - Inria - Institut national de recherche en sciences et technologies du numérique Accéder directement au contenu
Poster Année : 2016

Plateforme matérielle–logicielle à bas coût pour l'émulation de fautes

Résumé

Nous présentons les premiers développements d'une plateforme matérielle–logicielle d'émulation de fautes basée sur un réseau de cartes FPGA avec processeurs multicoeurs embarqués et un serveur pour les outils de CAO.
Fichier principal
Vignette du fichier
article-socsip-2016.pdf (328.15 Ko) Télécharger le fichier
poster.pdf (692.16 Ko) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)
Origine Fichiers produits par l'(les) auteur(s)

Dates et versions

hal-01346576 , version 1 (19-07-2016)

Licence

Copyright (Tous droits réservés)

Identifiants

  • HAL Id : hal-01346576 , version 1

Citer

Pierre Guilloux, Arnaud Tisserand. Plateforme matérielle–logicielle à bas coût pour l'émulation de fautes. Colloque du GDR SoC-SiP, Jun 2016, Nantes, France. . ⟨hal-01346576⟩
305 Consultations
203 Téléchargements

Partager

Gmail Mastodon Facebook X LinkedIn More