Plateforme matérielle–logicielle à bas coût pour l'émulation de fautes - Inria - Institut national de recherche en sciences et technologies du numérique Access content directly
Poster Communications Year : 2016

Plateforme matérielle–logicielle à bas coût pour l'émulation de fautes

Abstract

Nous présentons les premiers développements d'une plateforme matérielle–logicielle d'émulation de fautes basée sur un réseau de cartes FPGA avec processeurs multicoeurs embarqués et un serveur pour les outils de CAO.
Fichier principal
Vignette du fichier
article-socsip-2016.pdf (328.15 Ko) Télécharger le fichier
poster.pdf (692.16 Ko) Télécharger le fichier
Origin : Files produced by the author(s)
Origin : Files produced by the author(s)

Dates and versions

hal-01346576 , version 1 (19-07-2016)

Licence

Copyright

Identifiers

  • HAL Id : hal-01346576 , version 1

Cite

Pierre Guilloux, Arnaud Tisserand. Plateforme matérielle–logicielle à bas coût pour l'émulation de fautes. Colloque du GDR SoC-SiP, Jun 2016, Nantes, France. . ⟨hal-01346576⟩
286 View
192 Download

Share

Gmail Facebook X LinkedIn More