Crypto-processeur ECC en RNS sur FPGA avec inversion modulaire rapide - Inria - Institut national de recherche en sciences et technologies du numérique Access content directly
Conference Papers Year : 2013

Crypto-processeur ECC en RNS sur FPGA avec inversion modulaire rapide

Abstract

Nous développons un crypto-processeur RNS pour ECC sur Fp à la fois très rapide et robuste face à certaines SCA. Dans ce article court, nous décrivons l'utilisation de RNS pour ECC, l'architecture générale de notre crypto-processeur et son implantation sur FPGA. Nous présentons un nouvel algorithme d'inversion modulaire RNS basé sur l'algorithme d'Euclide binaire étendu qui permet une accélération d'un facteur 6.
Fichier principal
Vignette du fichier
article_colloque_gdrsoc13.pdf (98.31 Ko) Télécharger le fichier
Origin : Files produced by the author(s)
Loading...

Dates and versions

hal-00830610 , version 1 (05-06-2013)

Identifiers

  • HAL Id : hal-00830610 , version 1

Cite

Karim Bigou, Arnaud Tisserand. Crypto-processeur ECC en RNS sur FPGA avec inversion modulaire rapide. Colloque national du GDR SoC-SiP - 2013, Jun 2013, Lyon, France. ⟨hal-00830610⟩
292 View
277 Download

Share

Gmail Facebook X LinkedIn More