Crypto-processeur ECC en RNS sur FPGA avec inversion modulaire rapide - Inria - Institut national de recherche en sciences et technologies du numérique
Communication Dans Un Congrès Année : 2013

Crypto-processeur ECC en RNS sur FPGA avec inversion modulaire rapide

Résumé

Nous développons un crypto-processeur RNS pour ECC sur Fp à la fois très rapide et robuste face à certaines SCA. Dans ce article court, nous décrivons l'utilisation de RNS pour ECC, l'architecture générale de notre crypto-processeur et son implantation sur FPGA. Nous présentons un nouvel algorithme d'inversion modulaire RNS basé sur l'algorithme d'Euclide binaire étendu qui permet une accélération d'un facteur 6.

Domaines

Arithmétique des ordinateurs Cryptographie et sécurité [cs.CR] Micro et nanotechnologies/Microélectronique
Fichier principal
Vignette du fichier
article_colloque_gdrsoc13.pdf (98.31 Ko) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)

Arnaud TISSERAND  : Connectez-vous pour contacter le contributeur

https://inria.hal.science/hal-00830610

Soumis le : mercredi 5 juin 2013-14:33:12

Dernière modification le : mercredi 6 novembre 2024-11:08:03

Archivage à long terme le : vendredi 6 septembre 2013-04:12:20

Télécharger pour visualiser

Dates et versions

hal-00830610 , version 1 (05-06-2013)

Identifiants

  • HAL Id : hal-00830610 , version 1

Citer

Karim Bigou, Arnaud Tisserand. Crypto-processeur ECC en RNS sur FPGA avec inversion modulaire rapide. Colloque national du GDR SoC-SiP - 2013, Jun 2013, Lyon, France. ⟨hal-00830610⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

EC-PARIS UNIV-RENNES1 CNRS INRIA INSA-RENNES IRISA IRISA-D3 INRIA2 UR1-MATH-STIC UR1-UFR-ISTIC UNIV-RENNES ANR UR1-MATH-NUM
306 Consultations
285 Téléchargements

Partager

More