Passerelle à base de processeurs réseaux pour le contrôle des flux de grille - Inria - Institut national de recherche en sciences et technologies du numérique Access content directly
Other Publications Year : 2006

Passerelle à base de processeurs réseaux pour le contrôle des flux de grille

Abstract

Les grilles de calcul hautes performances sont aujourd'hui constituées de grappes d'ordinateurs interconnectées par des réseaux de coeur sur-dimensionnés. Cependant les liens d'accès dont les débits restent inférieurs aux débits disponibles au sein d'une grappe, constituent de sévères goulets d'étranglement. Nous proposons d'optimiser les performances globales des grilles par une organisation et un contrôle des transferts permettant à l'ordonnanceur de tˆaches de planifier les communications en même temps que les tâches. En se basant sur un nouveau modèle de réservation de ressource réseau dans la grille, cet article présente l'architecture d'équipements en charge de l'allocation et du contrôle de la ressource réseau à l'interface LAN/WAN. Pour implanter cette solution tout en conservant les d´ebits d'accés (1 Gb/s), nous avons d´evelopp´e un prototype bas´e sur la technologie des Network Processors IXP2400 d'INTEL. Nous discutons ici les principaux choix conceptuels et quelques résultats expérimentaux.
Fichier principal
Vignette du fichier
CFIP-POSTER-03.pdf (153.89 Ko) Télécharger le fichier
Loading...

Dates and versions

inria-00113725 , version 1 (20-11-2006)

Identifiers

  • HAL Id : inria-00113725 , version 1

Cite

Sébastien Soudan, Pascale Primet. Passerelle à base de processeurs réseaux pour le contrôle des flux de grille. 2006. ⟨inria-00113725⟩
60 View
115 Download

Share

Gmail Facebook X LinkedIn More