Un Réseau systolique intégré pour la correction de fautes de frappe - Inria - Institut national de recherche en sciences et technologies du numérique Access content directly
Reports (Research Report) Year : 1992

Un Réseau systolique intégré pour la correction de fautes de frappe

Dominique Lavenier

Abstract

Ce rapport présente la réalisation d'un circuit VLSI spécialisé pour la correction de fautes de frappe. L'architecture du circuit est basée sur une structure réguliere, un réseau systolique bidimensionnel de 69 processeurs. La méthodologie suivie pendant la conception du circuit tire profit de cette regularité, notamment pendant les phases de validation.

Domains

Other [cs.OH]
Fichier principal
Vignette du fichier
RR-1755.pdf (3.73 Mo) Télécharger le fichier

Dates and versions

inria-00076995 , version 1 (29-05-2006)

Identifiers

  • HAL Id : inria-00076995 , version 1

Cite

Dominique Lavenier. Un Réseau systolique intégré pour la correction de fautes de frappe. [Rapport de recherche] RR-1755, INRIA. 1992. ⟨inria-00076995⟩
142 View
30 Download

Share

Gmail Facebook Twitter LinkedIn More