Vers la synthèse automatique de programmes SIGNAL
Abstract
Dans ce papier on présente une méthode générale de synthèse d'architecture caracterisée par un contrôle réparti à partir de spécifications faites en Signal. Le résultat final de la synthèse est un réseau de processeurs élémentaires assurant le traitement correspondant aux opérateurs de base du langage Signal, connectés par l'intermédiaire de canaux de communication synchronisés par des évènements. Chaque processeur élémentaire possède la même structure composée d'une partie asynchrone utilisant des éléments "delay-insensitive" et une partie synchrone. La partie synchrone est destinée au traitement local tandis que la partie asynchrone assure la synchronisation des calculs. Les avantages du modèle utilisé sont : l'absence d'une horloge globale (il n'y a pas de problème de "skew"), la separation des bus pour l'execution en parallèle des opérations Signal, la vitesse d'execution dépendant des données (optimisation étant effectuée dynamiquement) et la génération de descriptions structurelles en VHDL.