Génération automatique d'architectures de calcul pour des opérations linéaires : application à l'IDCT sur FPGA - Inria - Institut national de recherche en sciences et technologies du numérique Access content directly
Reports (Research Report) Year : 2002

Génération automatique d'architectures de calcul pour des opérations linéaires : application à l'IDCT sur FPGA

Arnaud Tisserand

Abstract

Cet article présente une méthode de génération automatique d'opérateurs arithmétiques matériels pour des calculs basés sur des multiplications par des constantes et des additions. A partir d'un recodage des nombres et d'algorithmes particuliers de recherche de sous-expressions communes, on arrive à diminuer sensiblement la surface des opérateurs réalisés. Cette méthode à été implantée dans un générateur de code VHDL et testée dans le cas de l'IDCT sur des FPGA de la famille Virtex de Xilinx. Sur cette application particulière, on note un facteur de 5,8 sur l'amélioration du produit .
Fichier principal
Vignette du fichier
RR-4486.pdf (145.44 Ko) Télécharger le fichier
Loading...

Dates and versions

inria-00072102 , version 1 (23-05-2006)

Identifiers

  • HAL Id : inria-00072102 , version 1

Cite

Nicolas Boullis, Arnaud Tisserand. Génération automatique d'architectures de calcul pour des opérations linéaires : application à l'IDCT sur FPGA. [Rapport de recherche] RR-4486, INRIA. 2002. ⟨inria-00072102⟩
69 View
117 Download

Share

Gmail Facebook X LinkedIn More