La présente invention concerne un procédé de synthèse automatique de circuits comprenant une étape de compilation d’un programme logiciel en un réseau de processus réguliers interconnectés à l’aide de canaux, selon lequel chaque canal est une mémoire physique adressable, chacun desdits processus applique, lors de chaque itération d’un domaine d’itérations qui lui est associé, au moins une lecture d’une donnée dans un canal et/ou une écriture d’une donnée dans un canal, et une fonction d’ordonnancement fournit, pour chaque valeur d’itération de chaque processus, une position d’exécution du processus sélectionnée dans un ensemble temporellement ordonné de positions d’exécution.