What You Simulate Is What You Synthesize: Design of a RISC-V Core from C++ Specifications - Inria - Institut national de recherche en sciences et technologies du numérique
Communication Dans Un Congrès Année : 2019

What You Simulate Is What You Synthesize: Design of a RISC-V Core from C++ Specifications

Domaines

Systèmes embarqués Architectures Matérielles [cs.AR] Arithmétique des ordinateurs Traitement du signal et de l'image [eess.SP]
Fichier principal
Vignette du fichier
main.pdf (95.21 Ko) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)

Olivier Sentieys  : Connectez-vous pour contacter le contributeur

https://inria.hal.science/hal-02394911

Soumis le : jeudi 5 décembre 2019-10:04:50

Dernière modification le : mercredi 6 novembre 2024-11:10:02

Archivage à long terme le : vendredi 6 mars 2020-13:58:53

Télécharger pour visualiser

Dates et versions

hal-02394911 , version 1 (05-12-2019)

Identifiants

  • HAL Id : hal-02394911 , version 1

Citer

Simon Rokicki, Davide Pala, Joseph Paturel, Olivier Sentieys. What You Simulate Is What You Synthesize: Design of a RISC-V Core from C++ Specifications. RISC-V Workshop 2019, Jun 2019, Zurich, Switzerland. pp.1-2. ⟨hal-02394911⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-RENNES1 CNRS INRIA INSA-RENNES IRISA ENS-RENNES CENTRALESUPELEC INRIA2 UR1-MATH-STIC UR1-UFR-ISTIC UNIV-RENNES UR1-MATH-NUM
139 Consultations
1703 Téléchargements

Partager

More