



HAL
open science

Macle : un langage dédié à l'accélération de programmes OCaml sur circuits FPGA

Loïc Sylvestre, Jocelyn Sérot, Emmanuel Chailloux

► To cite this version:

Loïc Sylvestre, Jocelyn Sérot, Emmanuel Chailloux. Macle : un langage dédié à l'accélération de programmes OCaml sur circuits FPGA. 33èmes Journées Francophones des Langages Applicatifs, Jun 2022, Saint-Médard-d'Excideuil, France. pp.93-109. hal-03626795

HAL Id: hal-03626795

<https://inria.hal.science/hal-03626795v1>

Submitted on 31 Mar 2022

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.

MACLE : un langage dédié à l'accélération de programmes OCAML sur circuits FPGA

Loïc Sylvestre¹, Jocelyn Sérot² et Emmanuel Chailloux¹

¹ Sorbonne Université, CNRS, LIP6, F-75005 Paris, France

loic.sylvestre@lip6.fr

emmanuel.chailloux@lip6.fr

² Institut Pascal, UMR 6602 UCA/CNRS/SIGMA

jocelyn.serot@uca.fr

Résumé

Les circuits reprogrammables de types FPGA constituent un matériel de choix pour la réalisation d'accélérateurs de calculs. L'implémentation O2B de la machine virtuelle OCAML permet d'appeler des circuits externes réalisés sur FPGA depuis un langage de haut niveau (OCAML) compilé en bytecode. La conception de circuits s'appuie sur des langages de description de matériel (HDL) souvent fort éloignés des langages algorithmiques. C'est pourquoi l'on présente MACLE, un langage applicatif dédié à la programmation de calculs séquentiels et parallèles synthétisables en circuits. On décrit la chaîne de compilation de MACLE vers un HDL et son intégration à O2B.

1 Introduction

Contexte Les FPGA (*Field-Programmable Gate Array*) sont des circuits composés d'un grand nombre¹ de cellules logiques configurables dont les interconnexions peuvent être elles-mêmes re-programmées. Ce type de matériel fait l'objet d'un intérêt croissant de la part des programmeurs, notamment d'applications embarquées à performance ou sûreté critique, puisqu'il permet la réalisation d'architectures spécifiques modifiables. Mais programmer le matériel est difficile : les détails d'implantation rendent les codes sources complexes et sujets aux erreurs de programmation ou de spécification². La programmation efficace de ce type de circuit passe par l'usage de langages de description de matériel (*Hardware Description Languages*, HDL) comme VHDL ou VERILOG [13]. Ces langages décrivent les fonctions logiques à réaliser au niveau dit transfert de registre (*Register Transfer*, RT), c.à.d., essentiellement, des opérations élémentaires sur un ensemble de registres constituant l'état du programme. En somme, la description de circuits efficaces dans un HDL nécessite non seulement des connaissances en électronique numérique mais aussi l'expérience des outils de synthèse³.

La programmation impérative dans des langages comme C, C++ ou PYTHON, projetés en matériel via des outils de *synthèse haut niveau* (*High Level Synthesis*) comme OpenCL [5] permet de pallier en partie ces difficultés. Mais ces outils laissent peu de contrôle au programmeur quant à l'efficacité et la fiabilité du code ainsi engendré au niveau RT.

Les langages de programmation fonctionnels ont parfois été présentés comme une solution à ces limitations. Outre le niveau d'abstraction offert, la sémantique de ces langages s'accorde en

1. De quelques dizaines à plusieurs centaines de milliers.

2. Un circuit peut être synthétisable sans pour autant implémenter correctement la fonctionnalité souhaitée.

3. Chaque outil de synthèse supporte un sous-ensemble des descriptions exprimables dans un HDL. Maîtriser la syntaxe et la sémantique (complexe) d'un HDL ne suffit pas : il faut comprendre de quelle manière une description est synthétisée.

effet mieux au modèle d'exécution intrinsèquement concurrent du niveau RT [6]. En pratique, plusieurs approches ont été suivies :

1. Embarquer, dans un langage fonctionnel généraliste comme HASKELL, un langage dédié (*Domain Specific Language*, DSL) permettant la description de matériel. On peut citer LAVA [2], HAWK [9] et CLASH [1] en HASKELL, HARDCAML en OCAML [7], KAMI [3] en COQ. Le programmeur bénéficie alors des traits de haut niveau du langage hôte pour spécifier des circuits.
2. Compiler un langage fonctionnel éventuellement restreint vers des FPGA. C'est l'approche suivie, par exemple, par le langage SAFL [10] (*Statically Allocated Parallel Functional language*), le langage HUME [15] (*Higher-order Unified Meta-Environment*), le compilateur SHARD [12] pour un sous-ensemble de SCHEME et le projet FHW [16, 19] pour HASKELL.
3. Implémenter une machine virtuelle pour un langage fonctionnel ciblant des FPGA. C'est l'approche suivie par O2B [14] (OCAML *on Board*), une adaptation d'OMICROB [17] sur le processeur *softcore* NIOS2 d'Intel (ex-Altera). Pour « tailler sur mesure » le matériel et ainsi programmer des applications hautement optimisées, O2B propose une approche *hybride* via l'ajout de primitives permettant l'appel des fonctions externes directement implémentées au niveau RT, depuis des programmes OCAML.

Cet article présente MACLE (*autoMata-based AppliCative LanguagE*), un langage dédié à l'accélération de programmes OCAML sur FPGA. MACLE permet de programmer des circuits utilisables comme fonctions externes en OCAML via O2B.

Plan Après une présentation de l'approche « machine virtuelle » suivie par O2B (section 2), cet article définit le langage MACLE (section 3), donne une vue d'ensemble de la chaîne de compilation MACLE vers un HDL (section 4) puis décrit ses langages intermédiaires (section 5) ainsi que l'interopérabilité entre MACLE et OCAML (section 6). Suivent des tests de performance pour valider notre démarche (section 7), une présentation de travaux connexes (section 8) et une conclusion qui suggère des pistes de travaux futurs (section 9).

2 La plateforme O2B

La plateforme expérimentale O2B (OCAML *on Board* [14]) est une adaptation de l'implémentation OMICROB [17] de la machine virtuelle OCAML pour cibler des processeurs *softcore* réalisés sur circuits FPGA. Écrite en C, O2B est étendue de manière à pouvoir exécuter des fonctions externes implantées directement en matériel sous forme de cellules logiques. De telles fonctions – que nous appelons *circuits*⁴ – ont alors accès à l'ensemble des dispositifs d'entrée-sortie d'un FPGA⁵ et peuvent réaliser des calculs de manière très efficace en tirant parti du parallélisme massif disponible sur celui-ci et du fait que ces calculs peuvent être cadencés directement par l'horloge de base du FPGA.

La communication entre les circuits et le bytecode OCAML interprété par O2B se fait via un ensemble de registres dédiés associés au FPGA et *mappés* dans la mémoire du processeur *softcore*. Il est aussi possible de partager directement de la mémoire entre le processeur et les circuits.

4. Ce sont des *custom components* dans la terminologie des outils de développement Intel.

5. Elles peuvent ainsi lire la valeur d'un capteur ou activer une LED par exemple.

Le flot de compilation permettant d'engendrer la configuration complète du FPGA correspondant à un programme source est décrit sur la figure 1 dans le cas d'un FPGA de la famille Intel⁶. Le bytecode d'un programme OCAML – engendré par le compilateur `ocamlc` – est transformé en tableau C via l'outil `bc2c` de l'environnement OMICROB. Ce tableau est embarqué dans le programme C implémentant l'interpréteur de bytecode et la bibliothèque d'exécution (*runtime*) d'OMICROB. Ce programme est associé aux fonctions du *Board Support Package* donnant accès aux ressources matérielles de la carte cible; l'ensemble étant compilé en un code exécutable par le processeur *softcore* (Nios2 dans le cas des FPGA Intel).




Figure 1 – Flot de compilation O2B vers une cible Intel

La configuration complète du FPGA comprend l'architecture exacte du processeur *softcore* utilisé, la description des fonctions externes $F_1 \dots F_n$ devant être implantées sous la forme de circuits $C_1 \dots C_n$ ainsi que, le cas échéant, le nombre et la nature des périphériques associés. Techniquement, cette étape de configuration est assurée par l'outil QSYS de la chaîne QUARTUS d'Intel. Elle engendre un ensemble de fichiers VHDL qui constituent la description de la plateforme matérielle. C'est cette description – une fois synthétisée par les outils de la chaîne QUARTUS pour produire un fichier de configuration (ou *bitstream*) – qui est utilisée pour re-configurer le FPGA.

La version d'O2B présentée dans [14] laissait au programmeur le soin de spécifier lui-même des circuits dans un langage de description de matériel (VHDL). L'étape de configuration sous QSYS, mais aussi la réalisation d'une interface de communication entre ces circuits et l'environnement d'exécution OCAML étaient effectuées manuellement. Dans la version courante d'O2B, les descriptions des circuits en VHDL ainsi que l'interface de communication sont engendrées depuis un langage de programmation dédié (MACLE). L'étape de configuration est elle aussi automatisée par un ensemble de scripts : la génération du *bitstream* étant devenue entièrement automatique, la programmation FPGA est ainsi mise à la portée des programmeurs sans expérience préalable en description de matériel, en vérification voire en synthèse de circuits.

6. Seule famille actuellement supportée par O2B – mais l'approche suivie permet de cibler facilement d'autres familles de circuits (Xilinx par exemple).

3 Le langage MACLE

MACLE est un langage dédié à la programmation de circuits FPGA. Il permet d'enrichir la bibliothèque d'exécution d'un langage algorithmique comme OCAML en y ajoutant des fonctions externes automatiquement accélérées en matériel. Ces fonctions, comme le circuit qui calcule le n -ième terme de la suite de Fibonacci ci-dessous, sont définies par le programmeur dans un style applicatif.

```
circuit fibonacci n =  
  let rec f a b n =  
    if n < 1 then a else f b (a + b) (n - 1)  
  in f 0 1 n
```

3.1 Motivation

Les fonctions MACLE sont compilées sous forme de circuits spécifiés dans un langage de description de matériel classique⁷. Nous souhaitons que ces circuits soient efficaces et facilement utilisables comme fonctions externes depuis des programmes OCAML exécutés par O2B. Naturellement, cela conduit à des choix dans la conception du langage.

MACLE est un langage strict en appel par valeur avec une syntaxe à la ML. Par construction, les circuits engendrés à partir de MACLE n'allouent pas de mémoire et n'utilisent pas de pile d'appels. Schématiquement, la compilation de MACLE vers VHDL expande (*i.e.* intègre) les applications de fonctions, transforme en automates les définitions de fonctions mutuellement récursives terminales et implémente de façon parallèle les liaisons locales (*let ... and ...*) ainsi que les applications d'opérateurs, sous forme de barrières de synchronisation.

Ce schéma de compilation, visant à produire des circuits efficaces, restreint cependant l'expressivité du langage. D'une part, les récursions non terminales sont rejetées statiquement. D'autre part, les fonctions MACLE ne sont pas des valeurs à part entière; elles peuvent seulement être appliquées ou passées en paramètres à d'autres fonctions. Le système de types de MACLE est monomorphe. Il garantit que la compilation d'un circuit bien typé produit une description VHDL synthétisable.

3.2 Syntaxe

La syntaxe du noyau de MACLE explicitement typé⁸ est définie figure 2. Nous appelons \mathcal{X} un ensemble dénombrable de noms dénotés par les lettres x et f . Un *circuit* est une définition de fonction globale dont le corps est une expression. Une expression est une variable x , une constante c , une application d'opérateur ou de fonction, une conditionnelle ou une définition locale. Chaque valeur est typée avec un type de base τ . Un type σ est soit un type de base, soit un type fonctionnel $\sigma \rightarrow \sigma$. Chaque fonction est typée avec un type fonctionnel. Chaque définition de fonction B comporte un nom x , une séquence d'arguments w , un type de retour τ et un corps e . Les fonctions peuvent prendre en paramètres des fonctions. Une analyse statique sur la syntaxe des expressions empêche la définition de fonctions récursives non terminales. La classe des opérateurs binaires (*resp.* unaires) comporte uniquement des fonctions combinatoires.

7. VHDL dans notre cas, mais rien ne s'oppose à la génération de VERILOG.

8. Il correspond à l'arbre de syntaxe engendré par inférence des types à partir des programmes sources MACLE non typés.

<i>circuit</i>	$\phi ::= \mathbf{circuit} B$	<i>variable</i>	$x, f \in \mathcal{X}$
<i>fonction</i>	$B ::= f w : \tau = e$	<i>opérateur unaire</i>	$\ominus ::= - \mid \mathbf{not}$
<i>arguments</i>	$w ::= (x_1 : \sigma_1) \cdots (x_n : \sigma_n)$	<i>opérateur binaire</i>	$\oplus ::= + \mid = \mid < \mid \cdots$
<i>expression</i>	$e ::= x$	<i>constante</i>	$c ::= \mathbf{true} \mid \mathbf{false} \mid n$
	$\mid c$	<i>type de base</i>	$\tau ::= \mathbf{bool} \mid \mathbf{int}$
	$\mid \ominus e$	<i>type</i>	$\sigma ::= \tau \mid \sigma \rightarrow \sigma$
	$\mid e_1 \oplus e_2$		
	$\mid f e_1 \cdots e_n$		
	$\mid \mathbf{if} e_1 \mathbf{then} e_2 \mathbf{else} e_3$		
	$\mid \mathbf{let} x_1 : \tau_1 = e_1 \mathbf{and} \cdots x_n : \tau_n = e_n \mathbf{in} e$		
	$\mid \mathbf{let} \mathbf{rec} B_1 \mathbf{and} \cdots B_n \mathbf{in} e$		
	$\mid \mathbf{let} B \mathbf{in} e$		

Figure 2 – Syntaxe de MACLE explicitement typé

3.3 Typage

Le typage de MACLE est défini figures 3 et 4 par un ensemble de règles. L’environnement de typage Γ (*resp.* l’environnement de typage des opérateurs Δ) comporte des liaisons de la forme $\Gamma(x) = \sigma$ (*resp.* $\Delta(op) = \sigma$). Le jugement $\Gamma \vdash e : \tau$ signifie « dans l’environnement de typage Γ , l’expression e est bien typée, de type τ ». Le jugement $\vdash_{\mathbf{circuit}} \phi : \tau$ signifie « le circuit ϕ est bien typé, de type τ ». Le jugement $\Gamma \vdash_{\mathbf{arg}} e : \sigma$ signifie « dans l’environnement de typage Γ , l’argument e est bien typé, de type σ ».

L’environnement vide est noté \emptyset . L’extension $\Gamma[x : \sigma]$ de l’environnement Γ avec le nom x de type σ est définie par $\Gamma[x : \sigma](x) = \sigma$ et $\Gamma[x : \sigma](y) = \Gamma(y)$ si $x \neq y$. L’abréviation $\Gamma[x_1 : \sigma_1, \cdots x_n : \sigma_n]$ désigne l’environnement $\Gamma[x_1 : \sigma_1] \cdots [x_n : \sigma_n]$. Étant donnée une suite d’arguments $w \triangleq (x_1 : \sigma_1) \cdots (x_n : \sigma_n)$, les abréviations $\Gamma[w]$ et $\mathbf{fun-ty}(w, \tau)$ désignent respectivement l’environnement $\Gamma[x_1 : \sigma_1, \cdots x_n : \sigma_n]$ et le type $\sigma_1 \rightarrow \cdots \sigma_n \rightarrow \tau$.

$\frac{\text{LET} \quad i \in \{1, \dots, n\} \quad \Gamma \vdash e_i : \tau_i \quad \Gamma[x_1 : \tau_1, \dots, x_n : \tau_n] \vdash e : \tau}{\Gamma \vdash \mathbf{let} x_1 : \tau_1 = e_1 \mathbf{and} \cdots x_n : \tau_n = e_n \mathbf{in} e : \tau}$	$\frac{\text{ARG-VAL} \quad \Gamma \vdash e : \tau}{\Gamma \vdash_{\mathbf{arg}} e : \tau}$	$\frac{\text{ARG-FUN} \quad \Gamma(f) = \sigma_1 \rightarrow \sigma_2}{\Gamma \vdash_{\mathbf{arg}} f : \sigma_1 \rightarrow \sigma_2}$
$\frac{\text{LET-FUN} \quad \Gamma[w] \vdash e : \tau \quad \Gamma[f : \mathbf{fun-ty}(w, \tau)] \vdash e' : \tau'}{\Gamma \vdash \mathbf{let} f w : \tau = e \mathbf{in} e' : \tau'}$	$\frac{\text{APP} \quad \Gamma(x) = \sigma_1 \rightarrow \cdots \sigma_n \rightarrow \tau \quad i \in \{1, \dots, n\} \quad \Gamma \vdash_{\mathbf{arg}} e_i : \sigma_i}{\Gamma \vdash x e_1 \cdots e_n : \tau}$	
$\text{LETREC} \quad \frac{\text{first-order}(\mathbf{fun-ty}(w_i, \tau_i)) \quad \Gamma' = \Gamma[f_1 : \mathbf{fun-ty}(w_1, \tau_1), \dots, f_n : \mathbf{fun-ty}(w_n, \tau_n)] \quad i \in \{1, \dots, n\} \quad \Gamma'[w_i] \vdash e_i : \tau_i \quad \Gamma' \vdash e : \tau}{\Gamma \vdash \mathbf{let} \mathbf{rec} f_1 w_1 : \tau_1 = e_1 \mathbf{and} \cdots f_n w_n : \tau_n = e_n \mathbf{in} e : \tau}$		
$\text{CIRCUIT} \quad \frac{\text{first-order}(\mathbf{fun-ty}(w, \tau)) \quad \emptyset[w] \vdash e : \tau}{\vdash_{\mathbf{circuit}} \mathbf{circuit} f w : \tau = e : \mathbf{fun-ty}(w, \tau)}$		

Figure 3 – Typage de MACLE (1)

Les règles ARG-VAL, ARG-FUN et APP vérifient le bon typage des applications de fonctions ; les arguments étant soit des expressions, soit des noms de fonctions. Un circuit est une fonction

globale typée dans un environnement de typage vide (règle CIRCUIT). La condition de bord `first-order`($\sigma_1 \rightarrow \dots \sigma_n$) dans les règles LETREC et CIRCUIT impose que chaque type σ_i soit un type de base. Il en résulte que les définitions bien typées de circuits et de fonctions récursives terminales ne prennent pas de fonctions en paramètres. Les autres règles sont standard.

$\frac{\text{TRUE}}{\Gamma \vdash \text{true} : \text{bool}}$	$\frac{\text{FALSE}}{\Gamma \vdash \text{false} : \text{bool}}$	$\frac{\text{INT}}{\Gamma \vdash n : \text{int}}$	$\frac{\text{VAR}}{\Gamma(x) = \tau}{\Gamma \vdash x : \tau}$	$\frac{\text{UNOP}}{\Delta(\Theta) = \tau_1 \rightarrow \tau_2 \quad \Gamma \vdash e : \tau_1}{\Gamma \vdash \Theta e : \tau_2}$
$\frac{\text{IF}}{\Gamma \vdash e : \text{bool} \quad \Gamma \vdash e_1 : \tau \quad \Gamma \vdash e_2 : \tau}{\Gamma \vdash \text{if } e \text{ then } e_1 \text{ else } e_2 : \tau}$			$\frac{\text{BINOP}}{\Delta(\Theta) = \tau_1 \rightarrow \tau_2 \rightarrow \tau \quad \Gamma \vdash e_1 : \tau_1 \quad \Gamma \vdash e_2 : \tau_2}{\Gamma \vdash e_1 \Theta e_2 : \tau}$	

Figure 4 – Typage de MACLE (2)

Grâce à cette discipline de types, et en particulier les restrictions qu'elle impose quant à l'utilisation des fonctions, nous pouvons garantir que les techniques de compilation présentées dans les sections suivantes s'appliquent correctement à tout programme MACLE bien typé.

4 Compilation de MACLE

La chaîne de compilation MACLE est schématisée figure 5. Elle vise à produire, à partir d'une spécification haut niveau, la description d'un circuit en VHDL portable et synthétisable sur FPGA. Les fonctions MACLE sont d'abord typées, puis traduites dans un langage intermédiaire (VSML) dans lequel sont réalisées des optimisations. Suit un second langage intermédiaire (ESML) à partir duquel la description VHDL est engendrée puis synthétisée pour obtenir le fichier de configuration du circuit FPGA. Une interface de communication (FFI O2B) – fondée sur la couche d'interopérabilité existante entre C et OCAML – permet l'appel des circuits MACLE depuis du bytecode OCAML exécutable par O2B sur le même FPGA cible. À des fins de simulation sur PC, MACLE et VSML sont traduits en OCAML tandis qu'ESML est interprété par un évaluateur écrit en OCAML suivant la sémantique décrite en sous-section 5.2.




Figure 5 – Compilation de MACLE vers circuit

4.1 Exemple de compilation

La figure 6 illustre les étapes de traduction menant d'une fonction MACLE très simple (somme des carrés de 1 à n) à une description VHDL. Les langages intermédiaires VSML et ESML sont présentés plus en détails à la section 5. L'encodage de MACLE dans VSML transforme la fonction récursive locale `S` en une construction d'automate à états paramétrés,

MACLE	VHDL
<pre> circuit somme_carres n = let carre x = x × x in let rec S m acc = if m < 1 then acc else S (m - 1) (acc + square m) in S n 0 </pre>	
<pre> circuit somme_carres (n : int) : int = let automaton S(m : int, acc : int) → if m < 1 then acc else S(m - 1, acc + m × m) end in S(n, 0) </pre>	
<pre> circuit somme_carres : sig input start : bool, input n : int, output rdy : bool, output result : int, local m : int, local acc : int end = let automaton Idle → if start then do rdy := false and m := n and acc := 0 then continue S else do rdy := true then continue Idle S → if m < 1 then do result := acc then continue Idle else do m := m - 1 and acc := m × m then continue S end in continue Idle </pre>	<pre> library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; entity somme_carres is port(signal clk : in std_logic; signal reset : in std_logic; signal n : in signed(30 downto 0); signal start : in std_logic; signal rdy : out std_logic; signal result : out signed(30 downto 0)); end entity; architecture RTL of somme_carres is signal m : signed(30 downto 0); signal acc : signed(30 downto 0); type state_t is (Idle, S); signal STATE : state_t; begin process(reset, clk) begin if reset = '1' then rdy <= true; result <= to_signed(0, 31); m <= to_signed(0, 31); acc <= to_signed(0, 31); STATE <= Idle; elsif rising_edge(clk) then case STATE is when Idle => if start = '1' then rdy <= false; m <= n; acc <= to_signed(0, 31); STATE <= S; else rdy <= true; STATE <= Idle; end if; when S => if m < to_signed(1, 31) then result <= acc; STATE <= Idle; else m <= m - to_signed(1, 31); acc <= acc + resize(m * m, 31); STATE <= S; end if; end case; end if; end process; end architecture; </pre>

Figure 6 – Étapes de compilation d'un circuit MACLE vers VHDL

pouvant potentiellement se terminer et retourner une valeur. La compilation de VSML vers ESML remplace les états paramétrés par des variables « globales », explicite les terminaisons des calculs via un nouvel état « puit » `Idle` et ajoute des variables de synchronisation permettant l'appel (`start`) du circuit engendré et l'attente du résultat (`rdy`, `result`). ESML est finalement traduit en un sous-ensemble de VHDL synthétisable.

4.2 Codage en VHDL

L'encodage de l'automate en VHDL (dans le cadre droit) se fait, classiquement, sous la forme d'un *process* synchrone contrôlé par un signal d'horloge `clk` pour cadencer l'exécution du circuit et un signal `rst` pour initialiser l'automate (de manière asynchrone). Ce *process* manipule des signaux représentant d'une part les entrées, sorties et variables locales de l'automate ESML et d'autre part un signal `STATE` mémorisant l'état courant du système. Dans l'exemple de la figure 6, ce signal peut prendre deux valeurs : `Idle` et `S`, correspondant aux deux états de l'automate ESML. Les lignes 22 à 26 sur la figure décrivent ce qui se passe lors d'un *reset* asynchrone : les signaux `rdy`, `result`, `m` et `acc` sont initialisés et l'état de l'automate est positionné à la valeur `Idle`. Les lignes 28 à 49 décrivent ce qui se passe lors d'un front montant de l'horloge `clk`, front montant qui est la réalisation matérielle du « top » cadencant implicitement l'automate ESML. A chaque fois, en fonction de la valeur de l'état courant, un certain nombre de signaux sont modifiés⁹, y compris, possiblement, celui codant l'état (*e.g.* `STATE <= Idle`). Un point fondamental est que ces modifications sont effectuées de manière *parallèle synchrone*. Lorsque plusieurs signaux sont modifiés lors d'une même activation du *process* (comme les signaux `rdy`, `m`, `acc` et `STATE` aux lignes 31 à 34, la mise à jour de ces signaux s'effectue non pas de manière séquentielle, mais simultanément pour l'ensemble des signaux concernés et à la fin de l'activation du *process*. Cela signifie en particulier que la valeur d'un signal apparaissant à droite du signe `<=` est toujours celle qu'a ce signal au début de l'activation, la nouvelle valeur éventuellement affectée à ce signal n'étant visible qu'à la *prochaine* activation du *process*. Dans l'exemple sus-cité, nous pouvons voir :

```
m <= m - to_signed(1,31);
acc <= acc + resize(m * m,31);
STATE <= S;
```

Ici, la valeur de `m` utilisée dans l'appel à `resize` ne dépend pas de la soustraction de la ligne précédente¹⁰. Cette sémantique particulière est liée à la manière dont les machines à états sont synthétisées en matériel¹¹. C'est elle qui justifiera en particulier la sémantique opérationnelle donnée au langage ESML à la sous-section 5.2, notamment quant aux notions d'*environnement courant* et d'*environnement de sortie*.

5 Langages intermédiaires

La section précédente a donné une vue d'ensemble de la chaîne de compilation de MACLE vers VHDL, illustrant le comportement des circuits au niveau RT à partir d'un exemple de fonction Macle qui – par étapes de traduction successives à travers deux langages intermédiaires (VSML et ESML) – est implémentée par un automate synchrone encodé en VHDL. Ces deux langages de

9. Via la syntaxe `<signal> <= <expression>`.

10. Et, de fait, l'ordre dans lequel ces deux lignes sont écrites est parfaitement indifférent.

11. Sous la forme d'une machine dite de Moore dans lequel l'état est codé dans un registre mis à jour à chaque front montant avec une valeur calculée à partir de sa sortie et des entrées.

machines à états sont des abstractions de MACLE pour VSML et de VHDL pour ESML. Après une présentation de la syntaxe de VSML on s'intéresse principalement à la définition d'une sémantique d'évaluation d'ESML pour comprendre le modèle d'exécution des circuits définis en MACLE. Par contre la traduction de VSML vers ESML est indiquée de manière succincte.

5.1 VSML

VSML (*Valued State Machine Language*) est un sous-ensemble de MACLE dans lequel toutes les applications de fonctions sont en position terminale. Les circuits MACLE sont mis sous cette forme par expansion complète des appels de fonctions à l'exception des fonctions mutuellement récursives. Les boucles récursives résultantes s'apparentent à des automates hiérarchiques avec états paramétrés à la LUCID SYNCHRONE [4].

La syntaxe de VSML est définie figure 7. Un circuit ϕ est une déclaration de fonction globale. Une expression e est soit un atome a , soit une structure de contrôle. La classe des atomes comprend les constantes, variables et applications d'opérateurs. VSML comporte quatre structures de contrôle : *application d'état*, conditionnelle, liaisons locales ou automate à états paramétrés. Les états sont dénotés par la lettre q .

<i>circuit</i>	$\phi ::= \mathbf{circuit} \ f \ w : \tau = e$	<i>variable</i>	$x, q, f \in \mathcal{X}$
<i>transition</i>	$t ::= q \ w \rightarrow e$	<i>opérateur unaire</i>	$\ominus ::= - \mid \mathbf{not}$
<i>arguments</i>	$w ::= (x_1 : \tau_1, \dots x_n : \tau_n)$	<i>opérateur binaire</i>	$\oplus ::= + \mid = \mid < \mid \dots$
<i>expression</i>	$e ::= a$ $\mid q(a_1, \dots a_n)$ $\mid \mathbf{if} \ a \ \mathbf{then} \ e_1 \ \mathbf{else} \ e_2$ $\mid \mathbf{let} \ x_1 : \tau_1 = e_1 \ \mathbf{and} \ \dots \ x_n : \tau_n = e_n \ \mathbf{in} \ e$ $\mid \mathbf{let} \ \mathbf{automaton} \ t_1 \mid \dots \ t_n \ \mathbf{end} \ \mathbf{in} \ e$	<i>constante</i>	$c ::= \mathbf{true} \mid \mathbf{false} \mid n$
<i>atome</i>	$a ::= x \mid c \mid \ominus a \mid a_1 \oplus a_2$	<i>type de base</i>	$\tau ::= \mathbf{bool} \mid \mathbf{int}$

Figure 7 – Syntaxe de VSML

En VSML, les constructions de langage sont simples et référentiellement transparentes, facilitant la mise en œuvre d'optimisations de code. Le compilateur MACLE implémente d'une part une passe de propagation des atomes et d'autre part une forme de *let-floating* [11] visant à maximiser le degré de parallélisme.

5.2 ESML

ESML (*Extended State Machine Language*) est un langage parallèle synchrone qui intègre un nombre réduit de constructions de VHDL, en particulier la compositions d'automates synchrones et l'affectation.

La syntaxe d'ESML est définie figure 8. Un circuit Φ comprend une signature S et un corps P . La signature explicite les entrées, les sorties et les variables locales du circuit ainsi que leurs types respectifs. Le corps du circuit est une composition parallèle d'automates $A_1 \parallel \dots A_n$ [8] tous cadencés par une même horloge globale. Chaque automate A est formé d'un ensemble de transitions et d'une instruction d'initialisation. Chaque transition t associe à un état source q une instruction.

L'instruction **continue** q suspend l'exécution de l'automate englobant jusqu'au top d'horloge suivant et fait passer celui-ci dans l'état q . L'instruction **do** $x_1 := a_1$ **and** $\dots x_n := a_n$ **then** s lie les

<i>circuit</i>	$\Phi ::= \mathbf{circuit} \ f : S = P$	<i>variable</i>	$x, q, f \in \mathcal{X}$
<i>produit</i>	$P ::= A \parallel P$ A	<i>opérateur unaire</i>	$\ominus ::= - \mid \mathbf{not}$
<i>automate</i>	$A ::= \mathbf{let} \ \mathbf{automaton} \ t_1 \mid \dots \mid t_n \ \mathbf{end} \ \mathbf{in} \ s$	<i>opérateur binaire</i>	$\oplus ::= + \mid = \mid < \mid \dots$
<i>transition</i>	$t ::= q \rightarrow e$	<i>constante</i>	$c ::= \mathbf{true} \mid \mathbf{false} \mid n$
<i>instruction</i>	$s ::= \mathbf{continue} \ q$ $\mathbf{if} \ a \ \mathbf{then} \ s_1 \ \mathbf{else} \ s_2$ $\mathbf{do} \ x_1 := a_1 \ \mathbf{and} \ \dots \ \mathbf{and} \ x_n := a_n \ \mathbf{then} \ s$	<i>signature</i>	$S ::= \mathbf{sig} \ d_1, \dots, d_n \ \mathbf{end}$
<i>atome</i>	$a ::= x \mid c \mid \ominus a \mid a_1 \oplus a_2$	<i>déclaration</i>	$d ::= m \ x : \tau$
		<i>mode</i>	$m ::= \mathbf{input} \mid \mathbf{output} \mid \mathbf{local}$
		<i>type de base</i>	$\tau ::= \mathbf{bool} \mid \mathbf{int}$

Figure 8 – Syntaxe des circuits ESML

valeurs v_i des atomes a_i aux variables x_i dans l’instruction s (à la manière d’un *let ... and ...*), puis écrit $x_i := v_i$ dans l’environnement ¹² au top d’horloge suivant. Un exemple de circuit ESML a été donné figure 6.

Les figures 9, 10 et 11 définissent la sémantique opérationnelle à réduction [18] d’ESML. Toute valeur ESML est soit une constante c , soit un glaçon $\# \langle A \rangle$ représentant l’état d’un automate A à la fin d’un instant synchrone. Un environnement d’exécution ρ comporte des liaisons de la forme $\rho(x) = v$. L’extension d’un environnement ρ est notée $\rho[x_1 \mapsto v_1, \dots, x_n \mapsto v_n]$ de même que précédemment. Un contexte d’évaluation E (*resp.* F) est un atome (*resp.* une instruction) avec un unique trou \square dans lequel s’insère un atome. Un contexte d’évaluation M est un automate avec un unique trou $\langle \rangle$ dans lequel s’insère une instruction.

$$\begin{aligned}
v &::= c \mid \# \langle A \rangle \\
E &::= \ominus \square \mid \square \oplus a \mid v \oplus \square \\
F &::= \mathbf{if} \ \square \ \mathbf{then} \ s_1 \ \mathbf{else} \ s_2 \\
&\quad \mid \ \mathbf{do} \ x_1 := \square \ \mathbf{and} \ x_2 := a_2 \ \mathbf{and} \ \dots \ \mathbf{and} \ x_n := a_n \ \mathbf{then} \ s \\
&\quad \mid \ \dots \\
&\quad \mid \ \mathbf{do} \ x_1 := v_1 \ \mathbf{and} \ \dots \ \mathbf{and} \ x_{n-1} := v_{n-1} \ \mathbf{and} \ x_n := \square \ \mathbf{then} \ s \\
M &::= \mathbf{let} \ \mathbf{automaton} \ ts \ \mathbf{end} \ \mathbf{in} \ \langle \rangle
\end{aligned}$$

Figure 9 – Valeurs et contextes d’évaluation ESML

La relation $\rho_0 \vdash a \longrightarrow a'$ signifie « dans l’environnement ρ_0 , l’atome a se réduit en a' ». Elle est définie par la règle d’inférence CONTEXT-ATOM (ou réduction sous un contexte d’évaluation E) ainsi que trois règles de réécriture : R-UNOP, R-BINOP et R-VAR. L’application d’un opérateur $(\ominus v)$ (*resp.* $v_1 \oplus v_2$) se réduit *toujours* en une valeur, notée $\llbracket \ominus \rrbracket(v)$ (*resp.* $\llbracket \oplus \rrbracket(v_1, v_2)$).

La réduction d’une instruction s ou d’un automate A dans un environnement courant ρ_0 met à jour l’environnement ρ de l’instant synchrone suivant (ou *environnement de sortie*). La relation $\rho_0 \vdash s; \rho \longrightarrow s'; \rho'$ signifie « dans l’environnement courant ρ_0 l’instruction s et l’environnement de sortie ρ , se réduisent en s' dans l’environnement de sortie ρ' ». Elle est définie par la règle d’inférence CONTEXT-INSTRUCTION et trois règles de réécriture : R-IF-TRUE, R-IF-FALSE et R-DO. Intuitivement, l’instruction **do** $x_1 := v_1$ **and** \dots **and** $x_n := v_n$ **then** s écrit $x_i := v_i$ dans

12. L’environnement est partagé en lecture. Chaque sortie ou variable locale ne peut être écrite que par un seul et même automate au cours de l’exécution du circuit. Les entrées ne peuvent pas être écrites. Le traduction de VSML en ESML supporte ces contraintes par construction.

l'environnement de sortie, puis calcule l'instruction s en substituant chaque occurrence de x_i par v_i (l'environnement courant étant laissé inchangé).

CONTEXT-ATOM	CONTEXT-INSTRUCTION	CONTEXT-AUTOMATON
$\frac{\rho_0 \vdash a \rightarrow a'}{\rho_0 \vdash E[a] \rightarrow E[a']}$	$\frac{\rho_0 \vdash a \rightarrow a'}{\rho_0 \vdash F[a]; \rho \rightarrow F[a']; \rho}$	$\frac{\rho_0 \vdash s/\rho \rightarrow s'/\rho'}{\rho_0 \vdash M\langle s \rangle; \rho \rightarrow M\langle s' \rangle; \rho'}$
$\rho_0 \vdash a \rightarrow a'$	$\rho_0 \vdash \ominus v \rightarrow \llbracket \ominus \rrbracket(v)$	(R-UNOP)
	$\rho_0 \vdash v_1 \oplus v_2 \rightarrow \llbracket \oplus \rrbracket(v_1, v_2)$	(R-BINOP)
	$\rho_0 \vdash x \rightarrow \rho_0(x)$ si $x \in \text{dom}(\rho_0)$	(R-VAR)
$\rho_0 \vdash s; \rho \rightarrow s'; \rho'$	$\rho_0 \vdash \mathbf{if\ true\ then\ } s_1 \mathbf{\ else\ } s_2; \rho \rightarrow s_1; \rho$	(R-IF-TRUE)
	$\rho_0 \vdash \mathbf{if\ false\ then\ } s_1 \mathbf{\ else\ } s_2; \rho \rightarrow s_2; \rho$	(R-IF-FALSE)
	$\rho_0 \vdash \mathbf{do\ } x_1 := v_1 \mathbf{\ and\ } \dots x_n := v_n \mathbf{\ then\ } s; \rho$	(R-DO)
	$\rightarrow \{x_1 \mapsto v_1, \dots, x_n \mapsto v_n\}(s); \rho[x_1 \mapsto v_1, \dots, x_n \mapsto v_n]$	
$\rho_0 \vdash A; \rho \rightarrow A'; \rho'$	$\rho_0 \vdash \mathbf{let\ automaton\ } ts \mathbf{\ end\ in\ (continue\ } q); \rho$	(R-CONTINUE)
	$\rightarrow \# \langle \mathbf{let\ automaton\ } ts \mathbf{\ end\ in\ } ts(q) \rangle; \rho$	

Figure 10 – Sémantique des instructions ESML

La relation $\rho_0 \vdash A; \rho \rightarrow A'; \rho'$ signifie « dans l'environnement courant ρ_0 , l'automate A et l'environnement de sortie ρ se réduisent en A' dans l'environnement de sortie ρ' ». Elle est définie par la règle d'inférence CONTEXT-AUTOMATON et la règle de réécriture R-CONTINUE réalisant un branchement à l'état suivant de l'automate est l'attente (l'automate est gelé) jusqu'à l'instant synchrone suivant. Dans cette dernière règle, la notation $ts(q_i)$ représente l'instruction s_i telle que $ts \hat{=} q_1 \rightarrow e_1 \mid \dots \mid q_n \rightarrow e_n$ et $i \in \{1, \dots, n\}$.

PAR-LEFT	PAR-RIGHT	
$\frac{\rho_0 \vdash A; \rho \rightarrow A'; \rho'}{A \parallel P/\rho_0; \rho \rightarrow A' \parallel P/\rho_0; \rho'}$	$\frac{P/\rho_0; \rho \rightarrow P'/\rho_0; \rho'}{v \parallel P/\rho_0; \rho \rightarrow v \parallel P'/\rho_0; \rho'}$	
$P/\rho_0; \rho \rightarrow P'/\rho'_0; \rho'$	$\# \langle A_1 \rangle \parallel \dots \parallel \# \langle A_n \rangle / \rho_0; \rho' \rightarrow A_1 \parallel \dots \parallel A_n \parallel P'/\rho'; \rho'$	(R-CLOCK)
$\rho \vdash \Phi \rightarrow P/\rho; \rho$	$\mathbf{circuit\ } f : \mathbf{sig\ } m_1\ x_1 : \tau_1, \dots, m_n\ x_n : \tau_n \mathbf{\ end} = P/\rho_0 \rightarrow P/\rho_0, \emptyset$	(R-CIRCUIT)
	si $x_1, \dots, x_n \in \text{dom}(\rho_0)$	

Figure 11 – Sémantique des circuits ESML

La relation $P/\rho_0; \rho \rightarrow P'/\rho'_0; \rho'$ signifie « le produit P dans l'environnement courant ρ_0 et l'environnement de sortie ρ se réduit en P' dans l'environnement courant ρ'_0 et l'environnement de sortie ρ' ». Elle est définie par deux règles d'inférence PAR-LEFT et PAR-RIGHT (qui réduisent le produit en laissant intact l'environnement courant) ainsi qu'une règle de réécriture R-CLOCK (qui réduit un produit totalement évalué $\# \langle A_1 \rangle \parallel \dots \parallel \# \langle A_n \rangle / \rho_0; \rho$ en un produit $A_1 \parallel \dots \parallel A_n / \rho; \rho$) caractérisant le passage à l'instant synchrone suivant.

La relation $\rho \vdash \Phi \rightarrow P/\rho; \rho$ signifie « dans l'environnement initial ρ , le circuit Φ se réduit en P dans l'environnement courant et de sortie ρ ». Elle est définie par la règle de réécriture R-CIRCUIT qui vérifie que la signature S du circuit à réduire est compatible avec l'environnement initial ρ .

La compilation de VSML vers ESML nécessite d’aplatir la hiérarchie d’automates, de globaliser les paramètres des états et de transformer les liaisons locales en composition parallèle d’automates afin d’exploiter le parallélisme implicite des programmes MACLE.

6 Interopérabilité entre MACLE et OCAML

Pour faciliter le développement d’applications OCAML sur FPGA utilisant O2B, le compilateur MACLE engendre non seulement une description de matériel, mais aussi l’ensemble des fichiers nécessaires à la synthèse du circuit et à son utilisation depuis du bytecode OCAML. Le format d’entrée du compilateur MACLE supporte ainsi des applications mêlant déclarations MACLE et OCAML, tels les deux exemples figure 12. Les déclarations de circuits MACLE précèdent le programme OCAML. L’appel `print_int` en OCAML affiche un entier sur la sortie standard en utilisant le lien de communication série (UART) reliant le PC et le FPGA. Le programme OCAML figure 12a compose deux circuits MACLE. Le circuit `somme_temps_de_vol4` figure 12b calcule la somme des temps de vol des suites de Syracuse comprises entre deux entiers. Ce calcul s’effectue en parallèle par paquets de 4 éléments à la fois.

<pre> circuit fact n = let rec f acc n = if n < 1 then acc else f (n × acc) (n - 1) in f 1 n circuit gcd a b = let rec g a b = if a < b then g a (b - a) else if a > b then g (a - b) a else a in g a b let n = 10;; for i = 1 to n do print_int (gcd i (fact n)) done;; </pre> <p style="text-align: center;">(a)</p>	<pre> circuit somme_temps_de_vol4 a b = let temps_de_vol n = let rec syracuse t n = if n ≤ 1 then t else if n mod 2 = 0 then syracuse (t + 1) (n/2) else syracuse (t + 1) (3 × n + 1) in syracuse 0 n in let rec somme acc i = if i ≥ b then acc else if i > b - 4 then somme (acc + temps_de_vol i) (i + 1) else somme (acc + temps_de_vol i + temps_de_vol (i + 1) + temps_de_vol (i + 2) + temps_de_vol (i + 3)) (i + 4) in somme 0 a print_int (somme_temps_de_vol4 1 1024);; </pre> <p style="text-align: center;">(b)</p>
--	--

Figure 12 – Programme OCAML étendu avec deux circuits MACLE

Les circuits MACLE sont paramétrés par des valeurs extérieures (entiers ou booléens) définies au niveau du programme OCAML. Dès lors, il est naturel d’étendre MACLE avec de nouvelles constructions syntaxiques pour que ces circuits puissent déréférencer voire modifier physiquement des valeurs allouées dans le tas OCAML.

La figure 13 définit une extension de MACLE avec filtrage de listes OCAML, accès et modification de références OCAML. Trois constructeurs de types (`unit`, `τ list` et `τ ref`) sont introduits. Les règles de typage MATCHLIST, GET et SET sont standard.

La compilation de ces nouvelles constructions (listes et références) consiste d’une part à ajouter celles-ci à la syntaxe de VSML et d’autre part à introduire des opérateurs supplémentaires en ESML (sans effet de bord) pour manipuler les mots mémoire OCAML (e.g. consulter la taille d’un bloc). Les accès mémoire sont alors encodés en ESML à l’aide de variables de synchronisation réalisant des requêtes séquentielles sur un bus mémoire.

$ \begin{array}{l} e ::= \dots \\ \mathbf{match} \ e \ \mathbf{with} \ [] \rightarrow e_1 \mid x_1 :: x_2 \rightarrow e_2 \\ !e \\ e := e' \\ \tau ::= \dots \\ \mathbf{unit} \\ \tau \ \mathbf{list} \\ \tau \ \mathbf{ref} \end{array} $	$ \begin{array}{c} \text{MATCHLIST} \\ \frac{\Gamma \vdash e : \tau \ \mathbf{list} \quad \Gamma \vdash e_1 : \tau'}{\Gamma[x_1 : \tau, x_2 : \tau \ \mathbf{list}] \vdash e_2 : \tau'} \\ \Gamma \vdash \mathbf{match} \ e \ \mathbf{with} \ [] \rightarrow e_1 \mid x_1 :: x_2 \rightarrow e_2 : \tau' \\ \\ \text{GET} \qquad \qquad \text{SET} \\ \frac{\Gamma \vdash e : \tau \ \mathbf{ref}}{\Gamma \vdash !e : \tau} \qquad \frac{\Gamma \vdash e : \tau \ \mathbf{ref} \quad \Gamma \vdash e' : \tau}{\Gamma \vdash e := e' : \mathbf{unit}} \end{array} $
(a) Syntaxe	(b) Typage

Figure 13 – Extension de MACLE avec accès mémoire

La figure 14 donne un exemple de circuit MACLE calculant la longueur d’une liste OCAML.

```

circuit longueur ℓ =
  let rec aux ℓ acc =
    match ℓ with
    | [] → acc
    | _ :: ℓ' → aux ℓ' acc
  in aux ℓ 0

```

Figure 14 – Calcul de la longueur d’une liste en MACLE

7 Tests de performance

Cette section compare les temps d’exécution de fonctions OCAML, C et MACLE incorporées à la bibliothèque d’exécution d’O2B et appelées par des programmes de test écrits en OCAML. Le facteur d’accélération de MACLE vis-à-vis d’OCAML et C est mesuré dans un même environnement d’exécution, O2B, compilé par gcc avec optimisation activée (-Os) à travers le backend NIOS2. Le code assembleur produit est exécuté par un processeur softcore NIOS2 réalisé sur le FPGA Intel Max 10 embarqué sur une carte DE10-LITE de Terasic. Ce modèle comprend 50K cellules logiques et 1638 Kbits de mémoire pour une fréquence d’horloge de 50 MHz. Les programmes OCAML sont compilés par le compilateur ocamlc. Le programme en bytecode engendré est modifié par l’outil ocamlclean. Les circuits MACLE sont synthétisés à travers la chaîne de développement QUARTUS LITE. La taille du tas O2B est de 11756 mots. La taille de la pile O2B est de 512 mots. La taille d’un mot est de 4 octets. Le temps d’exécution d’une fonction externe C (*resp.* OCAML) est mesuré aux extrémités du corps de celle-ci (*resp.* avant et après avoir été appliquée) par la différence de deux appels à la fonction nios_timer_get_us() définie dans O2B. Le temps d’exécution d’un circuit MACLE est défini comme le temps d’exécution de la fonction C qui appelle ce circuit.

7.1 Comparaison du temps d’exécution entre OCAML, C et MACLE

Nous implémentons en OCAML, C et MACLE l’algorithme d’Euclide gcd(a, b) calculant le plus grand diviseur commun de deux entiers a et b . La fonction OCAML est récursive terminale, la version C est itérative; la version MACLE est donnée figure 12a. Nous comparons le temps

d'exécution de $\text{gcd}(i, n!)$ pour i allant de 1 à n avec n fixé à la valeur 10. Sur la figure 15b, Nous observons que le facteur d'accélération de la version MACLE atteint 3000 avec le bytecode OCAML (sous sa forme OMICROB) et 28 avec C, ce qui confirme l'hypothèse d'efficacité des circuits MACLE.




Figure 15 – Temps d'exécution des versions OCAML, C et MACLE du PGCD

7.2 Parallélisme

Pour illustrer le parallélisme des circuits programmés en MACLE, nous considérons le circuit $\text{somme_temps_de_vol4}(a, b)$ présenté à la figure 12b. Ce circuit comporte une boucle récursive terminale effectuant la somme des expressions ($\text{temps_de_vol}(i+k)$) pour k variant de 0 à 3, en traitant les éléments ($i+k$) en parallèle par paquet de 4. La fonction temps_de_vol est une boucle non bornée qui calcule le *temps de vol* de la suite de Syracuse i . Par exemple, ($\text{temps_de_vol} 10$) vaut 6, ($\text{temps_de_vol} 11$) vaut 14, ($\text{temps_de_vol} 12$) vaut 9. Nous généralisons cette fonction à des paquets de 1, 2, 4 et 8 liaisons locales parallèles. La figure 16a mesure le temps d'exécution de ces quatre versions pour a égal à 1 et b variant de 2^1 à 2^{22} .




Figure 16 – Calculs irréguliers exécutés en parallèle par groupes de 1 à 8

La figure 16b met en évidence un facteur d'accélération de 5,6 pour le circuit p_8 vis-à-vis de p_1 , soit de 70% par rapport à l'optimum (un facteur d'accélération pour p_8 vis-à-vis de p_1).

7.3 Calcul de la longueur d'une liste

Nous implémentons une fonction OCAML, une fonction C et un circuit MACLE calculant la longueur d'une liste OCAML. La version OCAML est récursive terminale (c'est `List.length`); La version C est itérative; la version MACLE est donnée en figure 14. On compare le temps d'exécution de ces deux versions en fonction de la longueur de la liste d'entrée. Nous observons le facteur d'accélération de la version MACLE en fonction de la longueur de la liste. La figure 17a donne les valeurs mesurées. La figure 17b donne le facteurs d'accélération de MACLE. Celui-ci atteint seulement 7 vis-à-vis de C pour une liste de 1400 éléments, et 270 vis-à-vis d'OCAML. Cela met en évidence un goulet d'étranglement dû au transfert de données. En effet, notre utilisation du bus AVALON ne permet pas de paralléliser les lectures en mémoire.




Figure 17 – Performance d'un calcul sur des listes en fonction de leurs longueurs

7.4 Synthèse des tests de performance

Ces premiers résultats sont encourageants et confortent l'approche suivie. Sur le calcul du PGCD, les gains, de l'ordre de 30, de MACLE vis-à-vis de C semblent optimaux.

Sur le calcul parallèle du temps de vol de la suite de Syracuse, et même si les calculs ne sont pas réguliers, nous obtenons un gain de 70% de la taille des paquets traités en parallèle, soit environ 5,6 pour des paquets de taille 8. Ces deux gains se multiplient si le calcul du PGCD est effectué par paquet en parallèle vis-à-vis du C séquentiel.

Le calcul de la longueur d'une liste du tas OCAML met en évidence un goulet d'étranglement dû au transfert de données. Notre utilisation du bus AVALON ne permet pas de paralléliser les lectures en mémoire. Le gain de 7 par rapport à C est moindre qu'escompté, mais non négligeable tout de même. Une meilleure localisation mémoire et un contrôle plus fin de la taille des blocs transférés sur le bus depuis la mémoire devrait permettre d'améliorer les performances.

8 Travaux connexes

Cette section présente les travaux en compilation de langages fonctionnels sur FPGA les plus proches des nôtres.

SAFL (*Statically Allocated Parallel Functional Language*) [10] est un langage strict avec une syntaxe à la ML. Il est compilé en VERILOG. Les choix de conception du langage suivent deux principes : les sous-expressions indépendantes sont exécutées en parallèle et les circuits

engendrés n'allouent pas de mémoire (il n'y a ni pile, ni tas). Chaque fonction est compilée en un circuit indépendant. Un mécanisme d'exclusion mutuelle (arbitre) est inséré dans le code engendré pour séquentialiser les accès concurrents à une même fonction (e.g. dans $f(1) + f(2)$).

Le compilateur SHARD (*a Scheme to Hardware Compiler*) [12] pour SCHEME cible VHDL. Les sous-expressions indépendantes sont calculées en parallèle. Le langage supporte les entiers, les tableaux globaux, l'allocation de fermetures et la récursion. Il est possible d'encoder des listes avec des fermetures (et ainsi implanter, par exemple, un tri fusion). La gestion mémoire est élémentaire : les fermetures sont désallouées dès qu'elles sont appliquées, ce qui (d'après les auteurs) est source d'erreurs et difficilement utilisable en pratique.

Le langage FLOH (*Functional Language On Hardware*) [16] est un langage non-strict proche du langage *noyau* du compilateur GHC. FLOH est compilé vers SYSTEMVERILOG par une succession de transformations préservant la sémantique. La compilation des appels de fonctions s'inspire du mécanisme de SAFL (arbitres). Des extensions de FLOH supportent la récursion (par introduction de piles d'appels explicites) et le polymorphisme (en monomorphisant) [19].

9 Conclusion et travaux futurs

Cet article a présenté MACLE : langage dédié à la programmation FPGA en style applicatif. Les *circuits* MACLE sont compilés vers des automates synchrones parallèles en VHDL pour reconfigurer un FPGA. L'implémentation O2B de la machine virtuelle OCAML ciblant un processeur *softcore* réalisé sur le même FPGA permet l'appel de ces circuits MACLE (vus comme des fonctions externes C) depuis des programmes OCAML. La reconfiguration du FPGA est entièrement assurée par le compilateur MACLE. Le programmeur a ainsi accès, de façon transparente, à la puissance de calcul du FPGA. MACLE permet par ailleurs le parcours et la modification physique de valeurs allouées dans le tas OCAML, vu comme une mémoire partagée entre les circuits et le *softcore*.

Les premiers résultats obtenus sont encourageants. Nous observons des facteurs d'accélération importants (de l'ordre de 30) des circuits MACLE vis-à-vis de fonctions C exécutées sur le *softcore*. Par contre, les accès au tas OCAML depuis les circuits MACLE – via des requêtes sur le bus assurant la communication entre le *softcore* et le reste du FPGA – sont moins efficaces (7 fois plus rapide que C). En exploitant le parallélisme présent implicitement dans les circuits (e.g. liaisons locales, applications de fonctions et d'opérateurs), MACLE peut cependant accélérer significativement certains calculs, réguliers ou irréguliers.

MACLE et O2B sont des logiciels libres¹³ disponibles aux adresses suivantes :

<https://github.com/lsylvestre/macle>
<https://github.com/jserot/O2B>

Travaux futurs L'approche portable d'O2B et de MACLE devrait faciliter leur portage sur d'autres familles de FPGA ainsi que la construction d'un mode simulateur enrichi pour la mise au point des programmes. L'introduction de squelettes de parallélisme sur des structures de données allouées, en particuliers les vecteurs, aidera à l'écriture d'algorithmes parallèles tout en optimisant l'accès mémoire par paquets. L'ajout d'un mécanisme de gestion d'erreurs et d'un allocateur de mémoire devrait aussi permettre d'implémenter en MACLE une machine virtuelle OCAML simplifiée.

13. Les travaux sur MACLE et O2B sont soutenus par l'Initiative de Recherche et Innovation sur le Logiciel Libre (IRILL).

Références

- [1] C. Baaij and J. Kuper. Using Rewriting to Synthesize Functional Languages to Digital Circuits. In *International Symposium on Trends in Functional Programming*, pages 17–33. Springer, 2013.
- [2] P. Bjesse, K. Claessen, M. Sheeran, and S. Singh. Lava : hardware design in Haskell. *ACM SIGPLAN Notices*, 34(1) :174–184, 1998.
- [3] J. Choi, M. Vijayaraghavan, B. Sherman, and A. Chlipala. Kami : A Platform for High-Level Parametric Hardware Specification and Its Modular Verification. *Proceedings of the ACM on Programming Languages*, 1(ICFP) :1–30, 2017.
- [4] J.-L. Colaço, G. Hamon, and M. Pouzet. Mixing Signals and Modes in Synchronous Data-flow Systems. In *Proceedings of the 6th ACM & IEEE International Conference on Embedded Software*, pages 73–82, 2006.
- [5] T. S. Czajkowski, U. Aydonat, D. Denisenko, J. Freeman, M. Kinsner, D. Neto, J. Wong, P. Yannacouras, and D. P. Singh. From OpenCL to high-performance hardware on FPGAs. In *22nd International Conference on Field Programmable Logic and Applications (FPL)*, pages 531–534. IEEE, 2012.
- [6] P. Gammie. Synchronous Digital Circuits as Functional Programs. *ACM Computing Surveys (CSUR)*, 46(2) :1–27, 2013.
- [7] The HardCaml OCaml Library. <https://github.com/janestreet/hardcaml>.
- [8] F. Maraninchi and Y. Rémond. Mode-automata : About Modes and States for Reactive Systems. In *European Symposium On Programming*, pages 185–199. Springer, 1998.
- [9] J. Matthews, B. Cook, and J. Launchbury. Microprocessor specification in hawk. In *Proceedings of the 1998 International Conference on Computer Languages (Cat. No. 98CB36225)*, pages 90–101. IEEE, 1998.
- [10] A. Mycroft and R. Sharp. A Statically Allocated Parallel Functional Language. In *International Colloquium on Automata, Languages, and Programming*, pages 37–48. Springer, 2000.
- [11] S. Peyton Jones, W. Partain, and A. Santos. Let-floating : moving bindings to give faster programs. In *Proceedings of the first ACM SIGPLAN International Conference on Functional programming*, pages 1–12, 1996.
- [12] X. Saint-Mleux, M. Feeley, and J.-P. David. SHard : a Scheme to Hardware Compiler. In *Workshop on Scheme and Functional Programming*, 2006.
- [13] J. Sérot. *La programmation des circuits FPGA et le langage VHDL. Une introduction pour les programmeurs et par l'exemple*. Ellipse, 2019.
- [14] J. Sérot and E. Chailloux. OCaml sur circuit FPGA. *32 ème Journées Francophones des Langages Applicatifs*, pages 72–74, 2021.
- [15] J. Sérot and G. Michaelson. Compiling Hume down to gates. In *Draft Proceedings of 11th International Symposium on Trends in Functional Programming*, pages 191–226, 2011.
- [16] R. Townsend, M. A. Kim, and S. A. Edwards. From Functional Programs to Pipelined Dataflow Circuits. In *Proceedings of the 26th International Conference on Compiler Construction*, pages 76–86, 2017.
- [17] S. Varoumas, B. Vaugon, and E. Chailloux. A Generic Virtual Machine Approach for Programming Microcontrollers : the OMicroB Project. In *9th European Congress on Embedded Real Time Software and Systems (ERTS 2018)*, Toulouse, France, Jan. 2018.
- [18] A. K. Wright and M. Felleisen. A Syntactic Approach to Type Soundness. *Information and computation*, 115(1) :38–94, 1994.
- [19] K. Zhai, R. Townsend, L. Lairmore, M. A. Kim, and S. A. Edwards. Hardware Synthesis from a Recursive Functional Language. In *2015 International Conference on Hardware/Software Codesign and System Synthesis (CODES+ ISSS)*, pages 83–93. IEEE, 2015.