Document Associé À Des Manifestations Scientifiques Année : 2016

Plateforme matérielle–logicielle d'émulation de fautes pour des opérateurs arithmétiques

Résumé

Nous présentons les premiers développements d'une plateforme matérielle–logicielle d'ému-lation de fautes dans des opérateurs arithmétiques matériels. Basée sur un réseau de cartes FPGA intégrant des processeurs multicoeurs embarqués et un serveur pour les outils de CAO, elle permet d'évaluer rapidement et précisément de nombreuses techniques de détection de fautes appliquées à différents opérateurs arithmétiques. Mots-clés : tolérance aux fautes, émulation de faute, FPGA, conception matérielle–logicielle.

Fichier principal
Vignette du fichier
article-compas2016.pdf (323.69 Ko) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)
Licence
Loading...

Dates et versions

hal-01313051 , version 1 (09-05-2016)

Licence

Identifiants

  • HAL Id : hal-01313051 , version 1

Citer

Pierre Guilloux, Arnaud Tisserand. Plateforme matérielle–logicielle d'émulation de fautes pour des opérateurs arithmétiques. Compas 2016 : Conférence d’informatique en Parallélisme, Architecture et Système, Jul 2016, Lorient, France. , pp.8. ⟨hal-01313051⟩
399 Consultations
411 Téléchargements

Partager

  • More