Les architectures dynamiquement et partiellement reconfigurables tels les FPGAs sont actuellement de type hétérogène avec des blocs DSP, RAM et d'interface de communication en complément des éléments logiques. Cependant, dans la plupart des approches de placement en ligne de tâches, l'architecture reconfigurable est modélisée comme une architecture homogène (avec des éléments logique exclusivement). Dans ce travail, nous proposons un modèle d'architecture reconfigurable hétérogène défini dans le projet FP7 Flextiles. Une heuristique de placement en ligne de tâches sur architecture hétérogène, multi-contexte, dynamiquement et partiellement reconfigurable est également proposée. Ce type d'architecture permet de charger le bitstream d'une tâche dans une deuxième couche de la mémoire de reconfiguration tandis que la première couche correspond à la tâche en cours d'exécution.