Racines carrées multiplicatives sur FPGA - Inria - Institut national de recherche en sciences et technologies du numérique Accéder directement au contenu
Pré-Publication, Document De Travail Année : 2009

Racines carrées multiplicatives sur FPGA

Mioara Maria Joldes
Connectez-vous pour contacter l'auteur
Bogdan Pasca
  • Fonction : Auteur
  • PersonId : 860625
Guillaume Revy
Connectez-vous pour contacter l'auteur

Résumé

Les implantations actuelles de la racine carrée dans des bibliothèques d'opérateurs pour FPGA utilisent presque toutes une récurrence à base d'additions. Ce choix est particulièrement bien adapté à la structure des blocs logiques élémentaires d'un FPGA. Toutefois, il peut être remis en question à présent que la plupart des FPGA haute-performance incluent un grand nombre de blocs multiplieurs et de blocs mémoires. Cet article discute l'implantation d'une racine carrée compatible IEEE-754 en utilisant ces nouvelles ressources, et compare les performances obtenues avec l'approche classique.
Fichier principal
Vignette du fichier
RRLIP2009-19.pdf (121.01 Ko) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)
Loading...

Dates et versions

ensl-00388064 , version 1 (26-05-2009)

Identifiants

  • HAL Id : ensl-00388064 , version 1

Citer

Florent de Dinechin, Mioara Maria Joldes, Bogdan Pasca, Guillaume Revy. Racines carrées multiplicatives sur FPGA. 2009. ⟨ensl-00388064⟩
132 Consultations
907 Téléchargements

Partager

Gmail Facebook X LinkedIn More